### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平7-297206

(43)公開日 平成7年(1995)11月10日


(51) Int.Cl. <sup>6</sup> H 0 1 L 21/338 29/812 29/872	設別記号	庁内整理番号	FI.			技術表示箇所
		9171 — 4M	H01L 審查請求	29/ 80 29/ 48		M M
					請求項の数6	OL (全 7 頁)
(21)出願番号	特顧平6-81677		(71)出顧人	0000052 富士通杉		
(22) 出顧日	平成6年(1994)4月20日			神奈川県川崎市中原区上小田中1015番地		
			(72)発明者	神奈川県		上小田中1015番地
			(74)代理人	弁理士	井桁 貞一	
				•		

## (54) 【発明の名称】 化合物半導体装置とその製造方法

## (57)【要約】

【目的】ショットキー特性が良好であり、剥がれの無い 高融点金属シリサイドよりなる低抵抗ゲート電極を得 る。

【構成】動作層に接しており、表面方向に向かうに従って高融点金属の割合が増大する高融点金属シリサイドからなるゲート電極を採用する。またゲート電極は、動作層に接する部分がアモルファス状態であり、表面方向に向けて結晶化が進行している構造とする。



1

#### 【特許請求の範囲】

【請求項1】表面に動作層を有する化合物半導体基板 と

前記動作層に接しており、表面方向に向かうに従って高 融点金属のシリコンに対する割合が増大する高融点金属 シリサイドからなるゲート電極とを有し、前記ゲート電 極と動作層に接する部分がアモルファス状態であり、表 面方向に向けて結晶化が進行していることを特徴とする 化合物半導体装置。

【請求項2】前記ゲート電極がWSiであり、前記動作 10層に接する部分のWに対するSiの割合が、0.3から 0.6の範囲であることを特徴とする請求項1記載の化合物半導体装置。

【請求項3】前記ゲート電極がWSiであり、表面側のWに対するSiの割合が、0.2以下であることを特徴とする請求項1記載の化合物半導体装置。

【請求項4】スパッタリング成長装置内の原料ガス圧を 減少することで、表面方向に向かうに従って高融点金属 のシリコンに対する割合が増大する高融点金属シリサイ ド膜を化合物半導体層の表面に形成する工程と、

前記高融点金属シリサイド膜をアニールすることで、前 記高融点金属シリサイド膜を前記化合物半導体基板側が アモルファス状態であり、表面方向に向けて結晶化が進 行するようにせしめる工程と、

前記高融点金属シリサイド膜をゲート電極の形状にパターンニングする工程とを含むことを特徴とする化合物半 導体装置の製造方法。

【請求項5】スパッタリング成長装置の印加電力を増大することで、表面方向に向かうに従って高融点金属のシリコンに対する割合が増大する高融点金属シリサイド膜 30を化合物半導体層の表面に形成する工程と、

前記高融点金属シリサイド膜をアニールすることで、前 記高融点金属シリサイド膜を前記化合物半導体基板側が アモルファス状態であり、表面方向に向けて結晶化が進 行するようにせしめる工程と

前記高融点金属シリサイド膜をゲート電極の形状にパターンニングする工程とを含むことを特徴とする化合物半導体装置の製造方法。

【請求項6】シリコン原料となるガスと、高融点原料となるガスの混合比を制御して、表面方向に向かうに従っ 40 て高融点金属のシリコンに対する割合が増大する高融点金属シリサイド膜を化合物半導体層の表面に化学気相成長する工程と、

前記高融点金属シリサイド膜をアニールすることで、前 記高融点金属シリサイド膜を前記化合物半導体基板側が アモルファス状態であり、表面方向に向けて結晶化が進 行するようにせしめる工程と、

前記高融点金属シリサイド膜をゲート電極の形状にパタ ーンニングする工程とを含むことを特徴とする化合物半 導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、化合物半導体を使用したショットキーゲートFETに関する。化合物半導体によるショットキーゲートFETは、高速で高周波特性も良好であることから、高速な処理が要求される計算機に搭載されるLSIや、マイクロ波デバイスに使用されている。また、化合物半導体によるショットキーゲートFETの製造には、高融点金属シリサイドからなるゲート電極を使用することで、その耐熱性を生かしたセルフアライン技術が採用できる。

2

#### [0002]

【従来の技術】従来のセルフアライン技術を使用して製造されたショットキーFETを図7(A)に示す。図7(A)は従来のショットキーFETを説明する断面図であり、例えばGaAsからなる化合物半導体基板1に形成されたn型の動作層3上にゲート電極2が形成されている。このゲート電極2は高融点金属シリサイド(例えばWSi:タングステンシリサイド)で構成されている。

【0003】ここで、ソース領域4A,ドレイン領域4Bは、ゲート電極2をマスクとしたセルフアラインによって不純物がイオン注入される。上記イオン注入後の不純物活性化のためには、アニール工程が必要であるが、ゲート電極2を構成する高融点金属シリサイドは耐熱性が高いため、そのアニール時にゲート電極2と動作層3とが反応してショットキー特性を変動することがない。なお、このアニールは一般には800℃程度で実施される

## 0 [0004]

【発明が解決しようとする課題】上記セルフアライン技術によると、ソース領域4A,ドレイン領域4Bのイオン注入マスクとしてゲート電極をそのまま利用できるため、イオン注入マスクの形成工程、位置合わせ余裕などを考慮することが不要となる。また、ソース領域とドレイン領域との距離が上記位置合わせ余裕を含まないため、無用なソース抵抗を介在することがないという特徴を有している。

【0005】しかしながら、トランジスタに要求されるショットキー特性を満足する組成の高融点金属シリサイドは比較的抵抗値が高く、高周波での特性指数を表す最大発振周波数fmax が低くなるという問題を有している。この問題を解決する方法として、図7(B)に示す構造が考えられている。この構造は、化合物半導体基板1の動作層3上に二層構造のゲート電極を形成し、動作層に接する側のゲート電極は、所定のショットキー特性を満足する組成の高融点金属シリサイド7とし、上層のゲート電極は、低抵抗を実現できる高融点金属8としている。

50 【0006】この構造であれば、確かにゲート電極全体

低くできる。

の抵抗値が低下できるが、高融点金属シリサイド7と高 融点金属8との界面は異種材料による接合であるためス トレスが生じており、それに起因して特性変動や、剥が れが生じるという課題を有している。また、二層構造の ゲート電極を作成するためには、高融点金属シリサイド を成長するチャンバと高融点金属を成長するチャンバと を接続した、高価なマルチチャンバ成長装置を使用しな ければならないため、製造コストが高くなるという問題 を有している。

【0007】つまり、この方法も前記従来技術の代替策 10 としては十分でないのである。本発明は、上記代替策と して十分使用に耐えうる技術を提供することを目的とす る。

#### [0008]

【課題を解決するための手段】本発明では前記課題を解 決するために、図1に示すようなゲート電極を採用する ものである。図1において、1は化合物半導体基板、3 は動作層、4Aはソース領域、4Bはドレイン領域、9 は高融点金属シリサイドよりなるゲート電極である。本 向に向かって、高融点金属のシリコンに対する割合が増 大するように変化している。また、このゲート電極9は 動作層に接する部分がアモルファス状であり、表面方向 に向かって結晶化が進行している。 なお、高融点金属 シリサイドとしては、WSi、TiWSi、TaSi、 MoSiなどが採用できる。

【0009】また、上記高融点金属シリサイドにWSi を採用した場合は、ゲート電極の上部のSi/Wの組成 の値が0.2以下であり、動作層と接する部分のSi/ Wの組成の値をO.3からO.6の範囲とするのが好ま 30 しい。上記ゲート電極を作成するためには、スパッタリ ング装置内のガス圧を減少させるか、または、スパッタ リング装置の印加電力を増大させることにより、表面方 向に向かうに従って、高融点金属シリサイド中のシリコ ンの割合が減少するように高融点金属シリサイドを化合 物半導体基板に堆積させ、前記高融点金属シリサイド層 をアニールする方法が採用できる。

【0010】また別の方法としては、高融点金属の堆積 方法としてCVD法を使用し、シリコン原料ガスと高融 点金属原料ガスの供給比をコントロールして本発明の要 40 求を満足するゲート電極を形成しても良い。例えばゲー ト電極としてWSiを採用する際には、WF6 とSiH 4 の混合比を変化させ、上記した本発明の組成比を満足 するように堆積し、アニール工程を経ることによりWS i ゲート電極を形成することができる。

## [0011]

【作用】本発明では高融点金属シリサイドの組成が徐々 に変化しており、前記した二層構造のゲート電極の場合 にくらべて異種材料間の違いに基づくストレスが発生し ない。したがって、本発明によるゲート電極は上記スト 50 ことが可能である。本発明の製造方法によれば組成の変

レスに起因する特性変化や剥がれが生じず、また、性能 的にも動作層に接する部分ではアモルファス状で且つシ リコン組成が所望値を満たしているためショットキー特 性が良好であり、表面側では結晶化した高融点金属リッ チな組成であるため、ゲート電極全体としての抵抗値が

【0012】以下、実験データを参照しつつ高融点金属 シリサイドとしてタングステンシリサイド(WSi)を 使用した例を使用してアニールによる結晶性と抵抗率の 関係を説明する。図2はスパッタ成長に要する高周波電 力を順次変化した場合のタングステンシリサイドの特性 を示す図である。

【0013】図2Aに示すように高周波電力を増加して いくと、シリコンのタングステンに対する比率が減少 し、タングステン組成が増大していることがわかる。こ のタングステンシリサイドに対してアニールを施すと、 シリコン組成の大きい側ではアモルファス状で、シリコ ン組成の小さい側では結晶化が進行することになる。そ の結果、図2Bに示すように、シリコン組成の大きい側 発明のゲート電極9は、動作層に接する部分から表面方 20 ではアモルファス状であることにも起因して、ショット キー特性としては良好であるが抵抗率自体は高い材料と なり、また、シリコン組成の小さい側では結晶化が進行 して抵抗率が低い材料となるのである。

> 【0014】この現象はスパッタリング装置内のガス圧 を変化してタングステンシリサイドの組成を変化しても 同じである。図3はスパッタリング装置内のガス圧を順 次変化した場合のタングステンシリサイドの特性を示す 図である。図3Aに示すようにガス圧を増加していく と、シリコンのタングステンに対する比率が増加し、タ ングステン組成が減少していることがわかる。

【0015】このタングステンシリサイドに対してアニ ールを施すと、前記と同様にシリコン組成の大きい側で はアモルファス状で、シリコン組成の小さい側では結晶 化が進行することになる。その結果、図3Bに示すよう に、シリコン組成の大きい側ではアモルファス状である ことにも起因して、ショットキー特性としては良好であ るが抵抗率自体は高い材料となり、また、シリコン組成 の小さい側では結晶化が進行して抵抗率が低い材料とな

【0016】すなわち、高融点金属シリサイドの組成を 変化して堆積を行うと、堆積直後はほぼ一定の抵抗値で あるが、アニール工程を経ることにより、高融点金属に 対するシリコンの割合が大きい部分は、抵抗値が下がら ずにアモルファス状態が維持されてショットキー特性が 良好となり、一方、高融点金属に対するシリコンの割合 が低い部分では結晶化が進んで抵抗値が下がるのであ る。

【OO17】なお、高融点金属とシリコンの組成は、C VD法を使用し、原料ガスを変化しても同様に変化する 5

化が一つの成長装置内で実現できるため、高価なマルチチャンパ成長装置を使用する必要がない。なお、高融点金属シリサイドの高融点金属部分に、W、Ti、Ta、Moの内、すくなくとも1つを使用することにおいて、上記作用は同じである。

#### [0018]

【実施例】以下に、本発明の一実施例を図4、図5、図6を参照して説明する。本実施例では、高融点金属シリサイドとしてタングステンシリサイド(WSi)を使用したショットキーFETの製造を例として説明する。図4(A)参照

図において、21はGaAs基板、22はレジストである。

【0019】 GaAs基板21にレジスト22を塗布し、レジスト22をマスクとしてMgイオンを注入する。この際の注入条件は、エネルギーを180keVとし、ドーズ量: $8\times10^{11}/cm^2$ とする。次に、同レジスト22をマスクとしてSiイオンを注入する。この際の条件は、エネルギーを40keVとし、注入濃度: $3.5\times10^{12}/cm^2$ とする。

## 図4(B)参照

動作層23をアニールすることにより、注入された不純物を活性化させる。条件は、雰囲気を水素とし、温度を800℃、時間を30分とする。

#### 図4 (C)参照

高周波マグネトロンスパッタリング装置を用い、高融点金属シリサイド膜24の堆積を行う。使用ターゲットはWSi(Si/W比0.6),使用ガスはAr,ガス圧は25Torrから5Torrへ段階的に変化させ、そのガス圧の変化幅は5Torr、ガス圧の変化間隔は10秒とする。また、成膜速度は800Å/min,成膜厚4000Åとする。

【0020】この時Arガスの圧力が25Torrの時のSi/W比は0.45であり、Arガスの圧力が5Torrの時のSi/W比は0.1である。この工程により、組成が変化する高融点金属シリサイド層(WSi層)が形成される。なお、WSi層の成膜方法は、この方法に限らず成膜時の高周波電力(パワー)を変化させてもよく、あるいは圧力とパワー両方の変化によっての組成の変化でもよい。また、他の方法としてはCVD法を採用し、Si原料ガスと高融点金属原料ガスの混合比の変化によって組成を変化させて作ってもよい。

【0021】また、組成は段階的変化ではなく、連続変化でもよい。

\*図5(A)参照

レジストを塗布しパターニングすることでマスク25を 作成する。

6

図5(B)参照

化合物半導体基板をSF6 系のガスでマスク25を利用して反応性イオンエッチングすることにより、ゲート電極26を作成する。

図5(C)参照

レジストを塗布し、パターニングされたレジスト27と 10 ゲート電極 26 をマスクとしてS i イオンを注入する。 この際の注入条件は、エネルギーを90 k e V とし、ドーズ量を $2 \times 10^{13}$  / c  $m^2$  とする。

## 図6(A)参照

ソース領域29A.ドレイン領域29Bを活性化するため、アニールを施す。その条件は、雰囲気を水素とし、アニール温度を800℃,アニール時間を30分とする。

図6(B)参照

レジストを塗布し、パターニングすることにより、マス 20 ク30を作成し、AuGe/Au(350Å/4000 Å)を蒸着させ、金属層40を形成する。

図6中(C)参照

余分のレジストと金属層を取り除くリフトオフ処理を行った後、雰囲気を窒素とし、450℃で合金化処理を行い、ソース電極41A,ドレイン電極41Bを形成する

【0022】以上の実施例によって形成されたショットキーFETによれば、アニール処理および試験の際、従来技術である二層構造のゲート電極の場合に起こる特性30変動や剥がれの問題は起こらなかった。この実施例で作成したFETのデバイス特性を測定したところ、ショットキー特性は従来のものと同様にN値1.25、ΦBO.69(V)という良好な値が得られた。またゲート長0.8μmのFETでK値を測定すると、しきい値電圧0.2(V)の場合で従来と同様に7.2(mA/V²)という良好な値が得られた。

【0023】本実施例のによるゲート電極の抵抗を、同一ウエハ上に作成した抵抗モニタにより測定したところ、従来方法で作成したゲート電極の抵抗の約1/3と40いう低い値が得られた。なお、前述したようにスパッタリング装置のパワーを変化させて、高融点金属シリサイド膜の組成を変化する場合は、一例として以下の条件を採用することができる。

[0024]

成膜パワー・・・0.5kWから2.5kWまで0.5kW間隔で変化

ターゲット・・・・WSi (Si/W比O.6のものを使用) O.5kWの時の堆積時間・・・・・・・・・・2分

1.0kWの時の堆積時間······1.5分

1.5kWの時の堆積時間・・・・・・・1分

2.0kWの時の堆積時間・・・・・・・・0.6分

12/14/06, EAST Version: 2.0.3.0

7

#### 2.5kWの時の堆積時間・・・・・・・・0.5分

この実施例で作成したFETのデバイス特性を測定した ところ、ショットキー特性は従来のものと同様にN値 1.27、φ<sub>B</sub> 0.62(V)という良好な値が得られ た。またゲート長O.8µmのFETでK値を測定する と、しきい値電圧O.2(V)の場合で従来と同様に 6.75 (mA/V<sup>2</sup>) という良好な値が得られた。こ の組成を変化させたWSi層で作成したゲート電極の抵 抗を、同一ウエハ上に作成した抵抗モニタにより測定し たところ、従来方法で作成したゲート電極の抵抗の約1 /3という低い値が得られた。なお、ゲート電極として は、WSiではなく、TiWSi、TaSi、MoSi などを使ってもよい。

#### [0025]

【発明の効果】以上説明した様に、本発明によればショ ットキー特性が良好であり、且つ抵抗の低いゲート電極 を作成することができ、高融点金属シリサイドと高融点 金属の二層構造のゲート電極で発生していた特性変動や 膜剥がれの問題は発生しない。従って、信頼性の高い化 合物半導体装置を得ることが可能となる。

## 【図面の簡単な説明】

【図1】 本発明のゲート電極を説明する原理図

【図2】 高周波マグネトロンスパッタリング装置のパ\*

\*ワーを変化させて作ったWSiのSi/Wと堆積直後の 抵抗率とアニール処理後の抵抗率を示す図

8

【図3】 高周波マグネトロンスパッタリング装置の圧 力を変化させて作ったWSiのSi/Wと堆積直後の抵 抗率とアニール処理後の抵抗率を示す図

【図4】 本発明の一実施例であるセルフアライン技術 のGaAsのショットキーFETの製造工程図(1)

【図5】 本発明の一実施例であるセルフアライン技術

 10 のGaAsのショットキーFETの製造工程図(2) 【図6】 本発明の一実施例であるセルフアライン技術 のGaAsのショットキーFETの製造工程図(3)

【図7】 従来のセルフアライン技術のGaAsのショ ットキーFETを示す図

#### 【符号の説明】

1・・・半導体基板

3 · · · 動作層

4 A・・ソース領域

4 B・・・ドレイン領域


20 7・・・・アモルファス状態の層

8・・・・結晶化された層


9・・・ゲート電極


【図1】

#### 本発明の原理例



【図2】 パワ-と Si/Wとアニール前後の拡抗率






12/14/06, EAST Version: 2.0.3.0


【図4】

本発明の工程図(1)



【図5】

## 本発明の工程図 (2)



【図6】

# 本発明の工程図(3)

